1. 计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念的是（ ）。
A.巴贝奇 B.冯·诺依曼 C.帕斯卡 D.贝尔
2.至今为止，计算机中所有信息仍以二进制方式表示的理由是（ ）。
A.节约原件 B.运算速度快 C.由物理器件的性能决定 D.信息处理方便
3.计算机硬件能够直接识别的语言是（ ）。
A．高级语言 B．自然语言 C．汇编语言 D．机器语言
4.机器主频周期是指（ ）。
A.指令周期 B.总线周期 C.时钟周期 D.存取周期
5.若一台计算机的机器字长为4字节，则表明该机器（ ）。
A．能处理的数值最大为4位十进制数 B．能处理的数值最多为4位二进制数组成
C．在CPU中能够作为一个整体处理32位的二进制代码 D．在CPU中运算的结果最大为2^32
6.用于科学计算的计算机中，标志系统性能的主要参数是（ ）。
A．主时钟频率 B．主存容量 C．MFLOPS D．MIPS
7.下列（ ）不属于系统程序。
A．数据库系统 B．操作系统 C．编译程序 D．编辑程序
8.一片1MB的磁盘能存储（ ）字节的数据。
A．106 B.10-6 C．109 D．220
9.存储单元是指（ ）。
A．存放一个字节的所有存储元集合 B．存放一个存储字的所有存储元集合
C．存放一个二进制信息位的存储元集合 D．存放一条指令的存储元集合
解释：组成原理中认为存储单元是字，而其他课程中则认为存储单元是字节。不同课程中概念上有分歧。
10.存储字是指（ ）。
A．存放一个存储单元中的二进制代码组合 B．存储单元的个数
C．存放一个存储单元中的二进制代码位数 D．机器指令的位数
11.存储字长是指（ ）。
A．存放在一个存储单元中的二进制代码组合 B．存储单元的个数
C．存放在一个存储单元中的二进制代码位数 D．机器指令的位数
12.关于ASCII编码的正确描述是（ ）。
A．使用8位二进制代码，最右边一位为1 B．使用8位二进制代码，最左边一位为0
C．使用8位二进制代码，最右边一位为0 D．使用8位二进制代码，最左边一位为1
解释: ASCII是7位的，故最左边的一位总是0
13.若二进制数为1111.101，则相应的十进制数为（ ）。
A．15.625 B．15.5 C．14.625 D．14.5
14.若十六进制数为B5.4，则相应的十进制数为（ ）。
A．176.25 B．176.5 C．181.5 D． 181.25
15.若十进制数为132.75，则相应的十六进制数为（ ）。
A．21.3 B．84.C C．24.6 D．84.6
16.下列说法正确的是（ ）。
A．当机器采用补码表示时，0有两种编码方式 B．当机器采用原码表示时，0有两种编码方式
C．当机器采用反码表示时，0有一种编码方式 D．无论机器数采用何种码表示，0都有两种编码方式
17.在整数定点机中，下列说法正确的是（ ）。
A．原码和反码不能表示-1，补码可以表示-1 B．3种机器数均可表示-1
C．原码和补码不能表示-1，反码可以表示-1 D．都不能表示-1
18.计算机中表示地址时，采用（ ）。
A．原码 B．补码 C．移码 D．无符号数
19.若十进制数为-49，则其对应的补码[X]补为（ ）。
A.11100011 B.11111001 C.11001111 D.11001110
20.主要用于表示浮点数中的阶码的是（ ）。
A. 原码 B. 补码 C. 反码 D. 移码
21.一个n+1位整数原码的数值范围是（ ）。
A. -2n+1<x<2n-1 B. -2n+1<=x<2n-1
C. -2n+1<x<=2n-1 D. -2n+1<=x<=2n-1
22.假设机器字长为16位，用定点补码小数表示时，一个字所能表示的范围是（ ）。
A．0 ~ (1-2-15) B．-(1-2-15) ~ (1-215) C．-1 ~ 1 D．-1 ~ (1-2-15)
23.N位定点整数（有符号）表示的最大值是（ ）。
A.2n B.2n -1 C.2n-1 D.2n-1-1
24.已知X<0且[X]原=X0.X1.X2…Xn，则[X]补可通过（ ）求得。
A.按位求反，末位加1 B．求补
C. 除X0外，各位按位求反，末位加1 D．[X]反-1
25.组成一个运算器需要多个部件，但下面所列（ ）不是组成运算器的部件。
A．通用寄存器组 B．数据总线 C．ALU D．地址寄存器
26.定点补码加法运算中，（ ）时表明运算结果必定发生了溢出。
A．双符号位相同 B．双符号位不同 C．正负相加 D．两个负数相加
27.采用补码运算的目的是为了（ ）。
A.加速运算 B.设计简单 C.节省设备 D.方便用户
28.在定点机中执行算术运算时会产生溢出，其根本原因是（ ）。
A．主存容量不够 B．运算结果无法表示 C．操作数地址过大 D．栈溢出
29.在补码的加减法中，用两位符号位判断溢出，两位符号位S1S2=01时，表示（ ）。
A.结果为正数，无溢出 B.结果正溢出 C.结果负溢出 D.结果为负数，无溢出
30.若[X]补=X0，X1X2KXn，其中X0为符号位，X1位最高数值位。若（ ）则，当补码左移时，将会发生溢出。
A．X0=X1 B．X0≠X1 C．X0=0 D．X1=1
31.两补码数相加，采用1位符号位，当（ ）时表示结果溢出。
A.符号位有进位 B.符号位进位和最高数位进位异或结果为0
C.符号位为1 D.符号位进位和最高数位进位异或结果为1
32.在定点运算器中，无论采用双符号位还是单符号位，必须有（ ），它一般用（ ）来实现。（ ）
A.译码电路，与非门 B.编码电路，或非门
C.溢出判断电路，异或门 D.移位电路，与或非门
33.计算机内的减法是用（ ）来实现的。
A．将被减数加到减数中 B．从被减数中减去减数 C．补数的相加 D．从减数中减去被减数
34.补码定点整数0101 0101 左移两位后的值为（ ）。
A.0100 0111 B.0101 0100 C.0100 0110 D.0101 010
35.补码定点整数1001 0101右移1位后的值为（ ）。
A.0100 1010 B.0100 1010 C.1000 1010 D.1100 1010
36.已知一个8位寄存器的数值为11001010，将该寄存器小循环左移一位后，结果为（ ）。
A.01100101 B.10010100 C.10010101 D.01100100
解释：循环左移，第一位会变为最后一位。
37.在补码加减交替除法中，参加操作的数和商符分别是（ ）。
A．绝对值的补码 在形成商值的过程中自动形成 B．补码 在形成商值的过程中自动形成
C．补码 由两数符号位“异或”形成 D．绝对值的补码 由两数符号位“异或”形成
38.在原码一位乘中，当乘数Yi为1时，（ ）。
A.被乘数连同符号位与原部分积相加后，右移一位 B.被乘数绝对值与原部分积相加后，右移一位
C.被乘数连同符号位右移一位后，再与原部分积相加 D.被乘数绝对值右移一位后，再与原部分积相加
39.下列关于定点数一位原码乘法的描述正确的是（ ）。
Ⅰ.符号位不参与运算，根据数值位的乘法运算结果确定结果的符号位
Ⅱ.在原码一位乘法过程中，所有的移位均是算术移位操作
Ⅲ.假设两个n位数进行原码一位乘，部分积至少需要使用n位寄存器
A．Ⅱ、Ⅲ B．只有Ⅱ C．只有Ⅲ D．全错
40.在原码两位乘中，符号位单独处理，参加操作的数是（ ）。
A．原码 B．绝对值的补码 C．补码 D．绝对值
41.原码乘法是（ ）。
A.先取操作数绝对值相乘，符号位单独处理 B.用原码表示操作数，然后直接相乘
C.被乘数用原码表示，乘数取绝对值，然后相乘 D.乘数用原码表示，被乘数取绝对值，然后相乘
42.浮点加减中的对阶采取的方法是（ ）。
A.将较小的一个阶码调整到与较大的一个阶码相同 B.将较大的一个阶码调整到与较小的一个阶码相同
C.将被加数的阶码调整到与加数的阶码相同 D.将加数的阶码调整到与被加数的阶码相同
43.采用规格化的浮点数最主要是为了（ ）。
A.增加数据的表示范围 B.方便浮点运算 C.防止运算时数据溢出 D.提高数据的表示精度
44.若浮点数用补码表示，则判断运算结果为规格化数的方法是（ ）。
A．阶符与数符相同，则为规格化数 B．小数点后第一位为1，则为规格化数
C．数符与小数点后第一位数字相异，则为规格化数 D．数符与小数点后第一位数字相同，则为规格化数
45.在浮点机中，判断原码规格化的原则是（ ）。
A．尾数的符号位与第一位不同 B．尾数的第一位数为1，数符任意
C．尾数的符号位与第一位相同 D．阶符与数符不同
解释: 原码规格化尾数第一位为1，反码补码规格化数符与尾数第一位相异。
46.如果浮点数的尾数采用补码表示，则下列（ ）中的尾数是规格化数形式。
A.1.11000 B.0.01110 C.0.01010 D.1.00010
47.在浮点数编码表示中（ ）在机器数中不出现，是隐含的。
A． 阶码 B．符号 C．尾数 D．基数
48.浮点数的精度取决于（ ）。
A.阶码的位数 B.阶码采用的编码 C.尾数的位数 D.尾数采用的编码
49.表示浮点数的范围是由浮点数的（ ）决定的。
A.阶码的位数 B.阶码采用的编码 C.尾数的位数 D.尾数采用的编码
50.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（ ）。
A.阶符与数符相同为规格化数 B.阶符与数符相异为规格化数
C.数符与尾数小数点后第一位数字相异为规格化数
D.数符与尾数小数点后第一位数字相同为规格化数
51.CPU不能直接访问的是（ ）。
A. Cache B. ROM C.内存 D.外存
52.存储周期是指（ ）。
A.存储器的读出时间 B.存储器进行连续读和写操作所允许的最短时间间隔
C.存储器的写入时间 D.存储器进行连续写操作所允许的最短时间间隔
53.存储器是计算机系统的记忆设备，主要用于（ ）。
A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据
54.半导体静态存储器 SRAM 的存储原理是（ ）。
A.依靠定时刷新 B.依靠双稳态电路 C.依靠读后再生 D.信息不再变化
55.DRAM 的存储原理是（ ）。
A.依靠定时刷新 B.依靠双稳态电路 C.依靠读后再生 D.信息不再变化
56.DRAM的刷新时以（ ）为单位的。
A.行 B.列 C.存储单元 D.存储字
57.EPROM是指（ ）。
A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器
解释：EPROM是光擦除可编程只读存储器，EEPRAM是电可擦除可编程只读存储器。
58.RAM中每个存储单元为16位，则下面所述正确的是（ ）。
A.地址线也是16位 B.地址线与16无关 C.地址线与16有关 D.地址线不得少于16位
解释：地址线决定了寻址范围，指的是存储单元的个数，与一个存储单元中存储多少位数并没有关联。
59.某主存储器按字节编址，地址线数目为16，这个存储器的容量为（ ）。
A.16K×16位 B.32K×8位 C.64K×8位 D.16K×1位
解释：2^16=64K，按字节编址即8位(8数据线)，结果为64K x 8位。
60.某存储器容量为32K×16位，则（ ）。
A.地址线为16根，数据线为32根 B.地址线为32根，数据线为16根
C.地址线为15根，数据线为16根 D.地址线为15根，数据线为32根
61.在按字节编址的存储器中，每个编址单元中存放（ ）。
A.1位 B.8位 C.16位 D.32位
解释：字节编址，表示8位，一个内存单元8位，或8根数据线。
62.某机字长32位，主存容量为256M字节，按字编址。主存的寻址范围为（ ）。
A．0~256M-1 B．0~64M-1 C．0~128M-1 D．256M
解释：256*2^20*8将256M字节化为位，而32位机器字长中一个字为32位，即256*2^20*8/32=64MB，则寻址范围0～64M。
63.机器字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是（ ）。
A．0 ~ 256K -1 B．0 ~ 512K -1 C．0 ~ 2M -1 D．0 ~ 1M -1
解析：双字为64，则总结果/8为2M
64.若存储周期250ns，每次读出16位，则该存储器的数据传送率为（ ）。
A.4×106字节 / 秒 B.4M 字节 / 秒 C.8×106字节 / 秒 D.8M 字节 / 秒
65.有关高速缓冲存储器（Cache）的说法，正确的是（ ）。
A.只能在CPU以外 B. CPU内、外都可设置Cache
C.只能在CPU以内 D. 若存在Cache，CPU就不能再访问内存
66.在CPU执行一段程序的过程中，Cache的存取次数为4600次，由主存完成的存取次数为400次。若Cache的存取时间为5ns，主存的存取时间为25ns，则CPU的平均访问时间为（ ）ns。
A．5.4 B．6.6 C．8.8 D．9.2
解释：（4600*5+400*25）/ 5000 = 6.6
67.某机器的主存储器共32KB，由16片16Kx1位（内部采用128×128 存储阵列）的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为2ms，那么所有存储单元刷新一遍需要（ ）个存储周期。
A．128 B．256 C．1024 D．16384
解释：按行刷新，128行则需要128个存储周期
68.Cache用组相联映射，一块大小为128B，Cache共64块，4块分一组。主存有4096块，主存地址共需（ ）位。
A．19 B．18 C．17 D．16
解释：4096*128=2^12*2^7=2^19，则主存19位。
69.下列叙述错误的是（ ）。
A．随机存储器可随时存取信息，掉电后信息丢失 B．访问随机存储器时，访问时间与单元的物理位置无关
C．主存储器中存储的信息均是不可改变的 D．随机存储器和只读存储器可以统一编址
70.下列说法中正确的是（ ）。
Ⅰ.半导体RAM信息可读可写，且断电后仍能保持记忆
Ⅱ.动态RAM是易失性RAM，且静态RAM中的存储信息是不易失的
Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的
Ⅳ.半导体RAM是非易失性RAM
A．Ⅰ、Ⅱ B．只有Ⅲ C．Ⅱ、Ⅳ D．全错
71.存储器的随机访问方式是指（ ）。
A.可随意访问存储器 B.按随机文件访问存储器 C.可对存储器进行读出与写入
D.可按地址访问存储器任一编址单元，其访问时间相同且与地址无关
72.堆栈是一种（ ）存储器。
A.先进后出 B.随机 C.只读 D.先进先出
73.为了解决CPU和主存速度不匹配的问题，通常采用的方法是（ ）。
A．采用速度更快的主存 B．在CPU和主存之间插入少量的高速缓冲存储器
C．在CPU周期中插入等待周期 D．扩大主存的容量
74.在对破坏性读出的存储器进行读/写操作时，为维持原存信息不变，必须辅以的操作是（ ）。
A．刷新 B．再生 C．写保护 D．主存校验
解释: 这里的再生，是指读后重写，以保护原数据
75.关于Cache的3种基本映射方式，下面叙述中错误的是（ ）。
A．Cache的地址映射有全相联、直接、多路组相联等3种基本映射方式
B．全相联映射方式，即主存单元与Cache单元随意对应，线路过于复杂，成本太高
C．多路组相联映射是全相联映射和直接映射的一种折中方案，有利于提高命中率
D．直接映射是全相联映射和组相联映射的一种折中方案，有利于提高命中率
解释: 组相联，是直接映射和全相联映射的折中方案。
76.当访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache，在此过程中传送和写入信息的数据宽度各为（ ）。
A.块、页 B.字、字 C.字、块 D.块、块
77.Cache是（ ）。
A.主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度 D.辅助存储器的一部分
78.交叉存储器实际上是一种 存储器，它能 执行 独立的读写操作。（ ）
A.模块式，并行，多个 B.模块式，串行，多个 C.整体式，并行，一个 D.整体式，串行，多个
79.关于奇偶校验功能的正确描述是（ ）。
A．能检测奇数个错 B．能检测偶数个错
C．奇校验能检测奇数个错，偶校验能检测偶数个错 D．都不对
80.以下能够发现两位错误并能纠正一位错误的编码是（ ）。
A．CRC码 B．海明码 C．偶校验码 D．奇校验码
81.CPU中不包括（ ）。
A．操作码译码器 B．指令寄存器 C．地址译码器 D．通用寄存器
82.CPU包括（ ）。
A．控制器 B．运算器和控制器 C．运算器和主存 D．运算器、控制器和主存
83.当代CPU内部包括（ ）。
A.控制器 B.控制器、运算器、Cache C.运算器和主存 D.控制器、ALU和主存
84.程序计数器属于（ ）。
运算器 B．控制器 C．存储器 D．I/O设备
85.存放预执行指令地址的寄存器是（ ）。
A．程序计数器（PC） B．数据寄存器（MDR） C．指令寄存器（IR） D．地址寄存器（MAR）
86.指令寄存器的位数取决于（ ）。
A．存储器的容量 B．指令字长 C．机器字长 D．CPU管脚数
87.CPU中通用寄存器的位数取决于（ ）。
A．存储器的容量 B．指令字长 C．机器字长 D．CPU管脚数
88.状态寄存器用来存放（ ）。
A.算术运算结果 B.逻辑运算结果 C.运算类型 D.算术、逻辑运算及测试指令的结果状态
89.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是（ ）。
A．90ns B．80ns C．70ns D．60ns
90.下列不会引起指令流水阻塞的是（ ）。
A．数据旁路 B．数据相关 C．条件转移 D．资源冲突
解释: 引起指令流水阻塞的三种相关，①资源相关②数据相关③控制相关。数据旁路是解决数据相关的一种技术。
91.流水线中造成控制相关的原因是执行（ ）指令而引起。
A.条件转移 B.无条件转移 C.算逻 D.访存
92.指令是（ ）。
A．给计算机的一个个操作命令 B．通常用于构成主存的集成电路
C．计算机中的一个部件 D．完成操作功能的硬件
93.扩展操作码是（ ）。
A.操作码字段外辅助操作字段的代码 B.指令格式中不同字段设置的操作码
C.操作码字段中用来进行指令分类的代码 D.一种指令优化技术，即让操作码的长度随地址数的减少而增加，不同地址数指令可以有不同的操作码长度
94.在指令格式中，采用扩展操作码设计方案的目的是（ ）。
A.减少指令字长度 B.增加指令字长度 C.保持指令字长度不变而增加指令的数量
D.保持指令字长度不变而增加寻址空间
95.某指令系统有180条指令，对操作码采用固定长度的二进制编码，最少需要用（ ）位。
A. 32 B.8 C.16 D. 4
96.零地址指令的操作数一般隐含在（ ）中。
A.磁盘 B.磁带 C.寄存器 D.光盘
97.单地址指令（ ）。
A.只能对单操作数进行加工处理 B.只能对双操作数进行加工处理 C.无处理双操作数的功能
D.既能对单操作数进行加工处理，也能在隐含约定另一操作数（或地址）时，对双操作数进行运算
98.采用直接寻址方式，则操作数在（ ）。
A.主存中 B.寄存器中 C.直接存取存储器中 D.光盘中
99.操作数在寄存器中的寻址方式称为（ ）寻址。
A．直接 B．寄存器 C．立即 D．寄存器间接
100.寄存器间接寻址方式中，操作数在（ ）中。
A．通用寄存器 B．堆栈 C．主存单元 D．ACC
101.指令中地址码字段中直接提供存储单元存放操作数的有效地址，则它是（ ）寻址方式。
A.间接 B.立即 C.寄存器 D.直接
102.下为了缩短指令中某个地址段的位数，有效的方法是采取（ ）。
A.立即寻址 B.变址寻址 C.间接寻址 D.寄存器寻址
103.列寻址方式中，执行速度最快的是( )。
A.立即寻址 B.寄存器间接寻址 C.直接寻址 D.相对寻址
104.指令的寻址方式有顺序和跳跃两种方式。采用跳跃寻址方式，可以实现（ ）。
A.堆栈寻址 B.程序的条件转移 C.程序的无条件转移 D.程序的条件转移或无条件转移
105.（ ）方式对实现程序浮动提供了支持。
A.变址寻址 B.相对寻址 C.间接寻址 D.寄存器间接寻址
106.转移指令执行结束后，程序计数器PC中存放的是（ ）。
A.该转移指令的地址 B.顺序执行的下条指令地址 C.转移的目标地址 D.任意指令地址
107.控制器的功能是（ ）。
A．产生时序信号 B．从主存取出指令
C．完成指令操作码译码 D．从主存取出指令、分析指令并产生有关的操作控制信号
108.主机中能对指令进行译码的部件是（ ）。
A.ALU B.运算器 C.控制器 D.存储器
109.以硬连线方式构成的控制器也称为（ ）。
A．组合逻辑型控制器 B．微程序控制器 C．存储逻辑型控制器 D．运算器
110.在控制器的控制信号中，相容的信号是（ ）信号。
A．可以相互替代 B．可以相继出现 C．可以同时出现 D．不能同时出现
111.以下叙述中，正确的是（ ）。
A.同一个CPU周期中，可以并行执行的微操作叫相容性微操作
B.同一个CPU周期中，不可以并行执行的微操作叫相容性微操作
C.同一个CPU周期中，可以并行执行的微操作叫相斥性微操作
D.以上选项都不对
112.在微程序控制方式中，机器指令和微指令的关系是（ ）。
A.每一条机器指令由一条微指令来解释执行 B.每一条机器指令由一段（或一个）微程序来解释执行
C.一段机器指令组成的工作程序可由一条微指令来解释执行 D.一条微指令由若干条机器指令组成
113.与微指令的执行周期相对应的是（ ）。
A.指令周期 B.机器周期 C.节拍周期 D.时钟周期
114.关于微指令的编码方式，下面叙述正确的是（ ）。
A.直接表示法和编码表示发不影响微指令的长度 B.一般情况下，直接表示法的微指令位数多
C.一般情况下，编码表示法的微指令位数多
115.微程序控制器中，控制部件向执行部件发出的某个控制信号称为（ ）。
A．微程序 B．微指令 C．微操作 D．微命令
116.微指令存放在（ ）中。
A.控制存储器 B. RAM C.指令寄存器 D.内存储器
117.微地址是微指令（ ）。
A．在主存的存储位置 B．在堆栈的存储位置 C．在磁盘的存储位置 D．在控制存储器的存储位置
118.将微程序存储在ROM中不加修改的控制器属于（ ）。
A.组合逻辑控制器 B.动态微程序控制器 C.PLA控制器 D.静态微程序控制器
119.相对于微程序控制器，硬布线控制器的特点是（ ）。
A．指令执行速度慢，指令功能的修改和扩展容易 B．指令执行速度慢，指令功能的修改和扩展难
C．指令执行速度快，指令功能的修改和扩展容易 D．指令执行速度快，指令功能的修改和扩展难
120.微程序控制器的速度比硬布线控制器慢，主要是因为（ ）。
A．增加了从磁盘存储器读取微指令的时间 B．增加了从主存读取微指令的时间
C．增加了从指令寄存器读取微指令的时间 D．增加了从控制存储器读取微指令的时间
121.某计算机的控制器采用微程序控制方式，微指令中的操作码字段采用字段直接编码法，共有33个微指令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有（ ）。
A．5位 B．6位 C．15位 D．33位
122.对组合逻辑的控制器，指令不同的执行步骤是用（ ）给出的。
A.程序计数器 B.节拍发生器 C.节拍 D.时序控制信号产生部件
123.在取指周期中，是按照（ ）的内容访问主存，以读取指令。
A.程序计数器PC B.程序状态寄存器PSW C.存储器数据寄存器MDR D.指令寄存器IR
124.计算机操作的最小时间单位是（ ）。
A．机器周期 B．指令周期 C．存储周期 D．时钟周期
解释: 从物理层面，时钟周期(振荡、节拍周期)最小。从指令上看，一个指令取指到完成是指令周期，指令周期可细分为一个或多个工作周期(机器周期、cpu周期)。
125.下列说法中（ ）是正确的。
A．指令周期等于机器周期 B．指令周期大于机器周期
C．指令周期是机器周期的两倍 D．机器周期是指令周期的两倍
解释：一个指令周期通常含1~4个机器周期。
126.从取指令开始到指令执行完成所需的时间，称之为（ ）。
A．时钟周期 B．机器周期 C．访问周期 D．指令周期
127.一节拍脉冲持续的时间长短是（ ）。
A．指令周期 B．机器周期 C．时钟周期 D．以上都不对
128.从一条指令的启动到下一条指令的启动的间隔时间称为（ ）。
A.时钟周期 B.机器周期 C.工作周期 D.指令周期
129.I/O编址方式为统一编址时，存储单元和I/O设备是靠（ ）来区分的。
A．不同的地址线 B．不同的地址码 C．不同的控制线 D．都不对
解释: 统一编址状态下，把输出输出设备，内存地址统一看待，一起编址。
130.在采用（ ）对设备进行编址的情况下，不需要专门的I/O指令。
A．统一编址方法 B．独立编址方法 C．两者都是 D．两者都不是
131.在统一编址方式下，下面的说法（ ）是对的。
A.一个具体地址只能对应输入/输出设备
B.一个具体地址只能对应内存单元
C.一个具体地址既可对应输入/输出设备，又可对应内存单元
D.一个具体地址只对应输入/输出设备或只对应内存单元
132.既可以作为输入设备，又可以作为输出设备的是（ ）。A.硬盘 B.键盘 C.鼠标 D.打印机
133.周期挪用法用于（ ）方式的数据传送方法中。A．DMA B．程序中断 C．程序查询 D．通道
134.DMA数据的传送是以（ ）为单位的。A.字节 B. 字 C. 数据块 D.位
135.主机、外设不能并行工作的方式是（ ）。A.程序查询方式 B.中断方式 C.DMA方式 D.通道方式
解释: DMA无需cpu，通道类似MDA，中断占用cpu少量时间，程序查询持续占领cpu
136.程序查询方式、中断方式、DMA方式的优先级排列次序为（ ）。
A.程序查询方式、中断方式、DMA方式 B.中断方式、程序查询方式、DMA方式
C.DMA方式、程序查询方式、中断方式 D.DMA方式、中断方式、程序查询方式
137.在关中断状态，不可响应的中断是（ ）。
A.硬件中断 B.软件中断 C.可屏蔽中断 D.不可屏蔽中断
解释: 在关中断状态下，无法响应可屏蔽中断，其优先级太低
138.禁止中断的功能可以由（ ）来完成。
A．中断触发器 B．中断允许触发器 C．中断屏蔽触发器 D．中断禁止触发器
解释: 中断允许触发器控制中断的开关，中断屏蔽触发器是禁止优先级低的打断优先级高的。
139.中断允许触发器是用来控制（ ）。
A.外设提出的中断请求 B.响应中断 C.开放或关闭中断系统 D.正在进行中断处理
140.在中断响应过程中，保护程序计数器PC的作用是（ ）。
A.是CPU能找到中断处理程序的入口地址 B.使中断返回时，能回到断点处继续原程序的执行
C.使CPU和外部设备能并行工作 D.为了实现中断嵌套
解释: 能进入中断处理程序,并能正确返回源程序
141.中断响应时，保存PC并更新PC的内容，主要是为了（ ）。
A.提高处理机的速度 B.能进入中断处理程字并能正确返回原程序
C.便于编制中断处理程序 D.形成中断入口地址
142.主机和外设传送数据时，采用（ ）控制传送，CPU使用的效率最低。
A.程序中断 B.程序查询 C.DMA D.通道
解释: DMA传输数据不需要cpu控制。
143.在总线上，同一时刻（ ）。
A．只能有一个主设备控制总线传输操作 B．只能有一个从设备控制总线传输操作
C．只能有一个主设备和一个从设备控制总线传输操作 D．可以有多个主设备控制总线传输操作
144.不同信号在同一条信号线上分时传输的方式称为（ ）。
A.总线复用方式 B.并串行传输方式 C.并行传输方式 D.串行传输方式
145.CPU芯片中的总线属于（ ）。 A.内部总线 B.局部总线 C.系统总线 D.板级总线
146.系统总线是指（ ）。
A．运算器、控制器、寄存器之间的连接部件 B．运算器、寄存器、主存之间的连接部件
C．运算器、寄存器、外部设备之间的连接部件 D．CPU、主存、外围设备之间的连接部件
147.根据传送信息的种类不同，系统总线分为（ ）。
A.地址线和数据线 B.地址线、数据线和控制线
C.地址线、数据线和响应线 D.数据线和控制线
148.以下总线结构中，从信息流的传送效率来看，（ ）工作效率最低。
A.三总线系统 B.单总线系统 C.双总线系统 D.多总线系统
解释: 这里的传输效率，指工作的效率。
149.以下总线结构中，从吞吐量来看，（ ）最强。
A．三总线系统 B．单总线系统 C．双总线系统 D．多总线系统
解释: 从总线利用率上看，三总线利用率最低，从吞吐量上看，三总线吞吐量最强
150.系统总线中地址线的功能是（ ）。
A．用于选择主存单元地址 B．用于选择进行信息传送的设备
C．用于选择外存地址 D．用于指定主存和I/O设备接口电路的地址
解释: 地址总线通常是cpu发出地址信息，用于对存储器、I/O设备接口寻址。
151.CPU的控制总线提供（ ）。
A.数据信号流 B.所有存储器和I/O设备的时序信号及控制信号
C.来自I/O设备和存储器的响应信号 D. B和C
152.数据总线、地址总线、控制总线三类是根据（ ）来划分的。
A.总线所处的位置 B.总线传送的内容 C.总线的传送方式 D.总线的传送方向
153.下面所列的（ ），不属于系统总线接口的功能。
A.数据缓存 B.数据转换 C.状态设置 D.完成算术及逻辑运算
154.程序计数器的位数取决于（ ）。A.存储器的容量 B.机器字长 C.指令字长 D.CPU管脚数
本篇完，还有疑问？
加入QQ交流群：11500065636 